Zephyr API Documentation  3.6.99
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
ti-cc32xx-pinctrl.h File Reference

Go to the source code of this file.

Macros

#define TI_CC32XX_PINMUX(pin, mux)
 Utility macro to build TI CC32XX pinmux property entry.
 
TI CC32XX pin configuration bit field positions and masks.
#define TI_CC32XX_PIN_MSK   0x3FU
 
#define TI_CC32XX_PIN_POS   16U
 
#define TI_CC32XX_MUX_MSK   0xFU
 
#define TI_CC32XX_MUX_POS   0U
 
TI CC32XX pinctrl pin functions (reference: SWRU465).
#define GPIO10_P1   TI_CC32XX_PINMUX(1U, 0U)
 
#define I2C_SCL_P1   TI_CC32XX_PINMUX(1U, 1U)
 
#define GT_PWM06_P1   TI_CC32XX_PINMUX(1U, 3U)
 
#define UART1_TX_P1   TI_CC32XX_PINMUX(1U, 7U)
 
#define SDCARD_CLK_P1   TI_CC32XX_PINMUX(1U, 6U)
 
#define GT_CCP01_P1   TI_CC32XX_PINMUX(1U, 12U)
 
#define GPIO11_P2   TI_CC32XX_PINMUX(2U, 0U)
 
#define I2C_SDA_P2   TI_CC32XX_PINMUX(2U, 1U)
 
#define GT_PWM07_P2   TI_CC32XX_PINMUX(2U, 3U)
 
#define PXCLK_P2   TI_CC32XX_PINMUX(2U, 4U)
 
#define SDCARD_CMD_P2   TI_CC32XX_PINMUX(2U, 6U)
 
#define UART1_RX_P2   TI_CC32XX_PINMUX(2U, 7U)
 
#define GT_CCP02_P2   TI_CC32XX_PINMUX(2U, 12U)
 
#define MCAFSX_P2   TI_CC32XX_PINMUX(2U, 13U)
 
#define GPIO12_P3   TI_CC32XX_PINMUX(3U, 0U)
 
#define MCACLK_P3   TI_CC32XX_PINMUX(3U, 3U)
 
#define PVS_P3   TI_CC32XX_PINMUX(3U, 4U)
 
#define I2C_SCL_P3   TI_CC32XX_PINMUX(3U, 5U)
 
#define UART0_TX_P3   TI_CC32XX_PINMUX(3U, 7U)
 
#define GT_CCP03_P3   TI_CC32XX_PINMUX(3U, 12U)
 
#define GPIO13_P4   TI_CC32XX_PINMUX(4U, 0U)
 
#define I2C_SDA_P4   TI_CC32XX_PINMUX(4U, 5U)
 
#define PHS_P4   TI_CC32XX_PINMUX(4U, 4U)
 
#define UART0_RX_P4   TI_CC32XX_PINMUX(4U, 7U)
 
#define GT_CCP04_P4   TI_CC32XX_PINMUX(4U, 12U)
 
#define GPIO14_P5   TI_CC32XX_PINMUX(5U, 0U)
 
#define I2C_SCL_P5   TI_CC32XX_PINMUX(5U, 5U)
 
#define GSPI_CLK_P5   TI_CC32XX_PINMUX(5U, 7U)
 
#define PDATA8_P5   TI_CC32XX_PINMUX(5U, 4U)
 
#define GT_CCP05_P5   TI_CC32XX_PINMUX(5U, 12U)
 
#define GPIO15_P6   TI_CC32XX_PINMUX(6U, 0U)
 
#define I2C_SDA_P6   TI_CC32XX_PINMUX(6U, 5U)
 
#define GSPI_MISO_P6   TI_CC32XX_PINMUX(6U, 7U)
 
#define PDATA9_P6   TI_CC32XX_PINMUX(6U, 4U)
 
#define SDCARD_DATA3_P6   TI_CC32XX_PINMUX(6U, 8U)
 
#define GT_CCP06_P6   TI_CC32XX_PINMUX(6U, 13U)
 
#define GPIO16_P7   TI_CC32XX_PINMUX(7U, 0U)
 
#define GSPI_MOSI_P7   TI_CC32XX_PINMUX(7U, 7U)
 
#define PDATA10_P7   TI_CC32XX_PINMUX(7U, 4U)
 
#define UART1_TX_P7   TI_CC32XX_PINMUX(7U, 5U)
 
#define SDCARD_CLK_P7   TI_CC32XX_PINMUX(7U, 8U)
 
#define GT_CCP07_P7   TI_CC32XX_PINMUX(7U, 13U)
 
#define GPIO17_P8   TI_CC32XX_PINMUX(8U, 0U)
 
#define UART1_RX_P8   TI_CC32XX_PINMUX(8U, 5U)
 
#define GSPI_CS_P8   TI_CC32XX_PINMUX(8U, 7U)
 
#define SDCARD_CMD_P8   TI_CC32XX_PINMUX(8U, 8U)
 
#define PDATA11_P8   TI_CC32XX_PINMUX(8U, 4U)
 
#define GPIO22_P15   TI_CC32XX_PINMUX(15U, 0U)
 
#define MCAFSX_P15   TI_CC32XX_PINMUX(15U, 7U)
 
#define GT_CCP04_P15   TI_CC32XX_PINMUX(15U, 5U)
 
#define GPIO23_P16   TI_CC32XX_PINMUX(16U, 0U)
 
#define TDI_P16   TI_CC32XX_PINMUX(16U, 1U)
 
#define UART1_TX_P16   TI_CC32XX_PINMUX(16U, 2U)
 
#define I2C_SCL_P16   TI_CC32XX_PINMUX(16U, 9U)
 
#define GPIO24_P17   TI_CC32XX_PINMUX(17U, 0U)
 
#define TDO_P17   TI_CC32XX_PINMUX(17U, 1U)
 
#define PWM0_P17   TI_CC32XX_PINMUX(17U, 5U)
 
#define UART1_RX_P17   TI_CC32XX_PINMUX(17U, 2U)
 
#define I2C_SDA_P17   TI_CC32XX_PINMUX(17U, 9U)
 
#define GT_CCP06_P17   TI_CC32XX_PINMUX(17U, 4U)
 
#define MCAFSX_P17   TI_CC32XX_PINMUX(17U, 6U)
 
#define GPIO28_P18   TI_CC32XX_PINMUX(18U, 0U)
 
#define TCK_P19   TI_CC32XX_PINMUX(19U, 1U)
 
#define GT_PWM03_P19   TI_CC32XX_PINMUX(19U, 8U)
 
#define GPIO29_P20   TI_CC32XX_PINMUX(20U, 0U)
 
#define TMS_P20   TI_CC32XX_PINMUX(20U, 1U)
 
#define GPIO25_P21   TI_CC32XX_PINMUX(21U, 0U)
 
#define GT_PWM02_P21   TI_CC32XX_PINMUX(21U, 9U)
 
#define MCASFX_P21   TI_CC32XX_PINMUX(21U, 2U)
 
#define ANTSEL1_P29   TI_CC32XX_PINMUX(29U, 0U)
 
#define ANTSEL2_P30   TI_CC32XX_PINMUX(30U, 0U)
 
#define GPIO31_P45   TI_CC32XX_PINMUX(45U, 0U)
 
#define UART0_RX_P45   TI_CC32XX_PINMUX(45U, 9U)
 
#define MCAFSX_P45   TI_CC32XX_PINMUX(45U, 12U)
 
#define UART1_RX_P45   TI_CC32XX_PINMUX(45U, 2U)
 
#define MCAXR0_P45   TI_CC32XX_PINMUX(45U, 6U)
 
#define GSPI_CLK_P45   TI_CC32XX_PINMUX(45U, 7U)
 
#define GPIO0_P50   TI_CC32XX_PINMUX(50U, 0U)
 
#define UART0_CTSN_P50   TI_CC32XX_PINMUX(50U, 12U)
 
#define MCAXR1_P50   TI_CC32XX_PINMUX(50U, 6U)
 
#define GT_CCP00_P50   TI_CC32XX_PINMUX(50U, 7U)
 
#define GSPI_CS_P50   TI_CC32XX_PINMUX(50U, 9U)
 
#define UART1_RTS_P50   TI_CC32XX_PINMUX(50U, 10U)
 
#define UART0_RTS_P50   TI_CC32XX_PINMUX(50U, 3U)
 
#define MCAXR0_P50   TI_CC32XX_PINMUX(50U, 4U)
 
#define GPIO32_P52   TI_CC32XX_PINMUX(52U, 0U)
 
#define MCACLK_P52   TI_CC32XX_PINMUX(52U, 2U)
 
#define MCAXR0_P52   TI_CC32XX_PINMUX(52U, 4U)
 
#define UART0_RTS_P52   TI_CC32XX_PINMUX(52U, 6U)
 
#define GSPI_MOSI_P52   TI_CC32XX_PINMUX(52U, 8U)
 
#define GPIO30_P53   TI_CC32XX_PINMUX(53U, 0U)
 
#define UART0_TX_P53   TI_CC32XX_PINMUX(53U, 9U)
 
#define MCACLK_P53   TI_CC32XX_PINMUX(53U, 2U)
 
#define MCAFSX_P53   TI_CC32XX_PINMUX(53U, 3U)
 
#define GT_CCP05_P53   TI_CC32XX_PINMUX(53U, 4U)
 
#define GSPI_MISO_P53   TI_CC32XX_PINMUX(53U, 7U)
 
#define GPIO1_P55   TI_CC32XX_PINMUX(55U, 0U)
 
#define UART0_TX_P55   TI_CC32XX_PINMUX(55U, 3U)
 
#define PCLK_P55   TI_CC32XX_PINMUX(55U, 4U)
 
#define UART1_TX_P55   TI_CC32XX_PINMUX(55U, 6U)
 
#define GT_CCP01_P55   TI_CC32XX_PINMUX(55U, 7U)
 
#define GPIO2_P57   TI_CC32XX_PINMUX(57U, 0U)
 
#define UART0_RX_P57   TI_CC32XX_PINMUX(57U, 3U)
 
#define UART1_RX_P57   TI_CC32XX_PINMUX(57U, 6U)
 
#define GT_CCP02_P57   TI_CC32XX_PINMUX(57U, 7U)
 
#define GPIO3_P58   TI_CC32XX_PINMUX(58U, 0U)
 
#define UART1_TX_P58   TI_CC32XX_PINMUX(58U, 6U)
 
#define PDATA7_P58   TI_CC32XX_PINMUX(58U, 7U)
 
#define GPIO5_P59   TI_CC32XX_PINMUX(59U, 0U)
 
#define UART1_RX_P59   TI_CC32XX_PINMUX(59U, 6U)
 
#define PDATA6_P59   TI_CC32XX_PINMUX(59U, 4U)
 
#define GPIO5_P60   TI_CC32XX_PINMUX(60U, 0U)
 
#define PDATA5_P60   TI_CC32XX_PINMUX(60U, 4U)
 
#define MCAXR1_P60   TI_CC32XX_PINMUX(60U, 6U)
 
#define GT_CCP05_P60   TI_CC32XX_PINMUX(60U, 7U)
 
#define GPIO6_P61   TI_CC32XX_PINMUX(61U, 0U)
 
#define UART0_RTS_P61   TI_CC32XX_PINMUX(61U, 5U)
 
#define PDATA4_P61   TI_CC32XX_PINMUX(61U, 4U)
 
#define UART1_CTS_P61   TI_CC32XX_PINMUX(61U, 3U)
 
#define UART0_CTS_P61   TI_CC32XX_PINMUX(61U, 6U)
 
#define GT_CCP06_P61   TI_CC32XX_PINMUX(61U, 7U)
 
#define GPIO7_P62   TI_CC32XX_PINMUX(62U, 0U)
 
#define MCACLKX_P62   TI_CC32XX_PINMUX(62U, 13U)
 
#define UART1_RTS_P62   TI_CC32XX_PINMUX(62U, 3U)
 
#define UART0_RTS_P62   TI_CC32XX_PINMUX(62U, 10U)
 
#define UART0_TX_P62   TI_CC32XX_PINMUX(62U, 11U)
 
#define GPIO8_P63   TI_CC32XX_PINMUX(63U, 0U)
 
#define SDCARD_IRQ_P63   TI_CC32XX_PINMUX(63U, 6U)
 
#define MCAFSX_P63   TI_CC32XX_PINMUX(63U, 7U)
 
#define GT_CCP06_P63   TI_CC32XX_PINMUX(63U, 12U)
 
#define GPIO9_P64   TI_CC32XX_PINMUX(64U, 0U)
 
#define GT_PWM05_P64   TI_CC32XX_PINMUX(64U, 3U)
 
#define SDCARD_DATA_P64   TI_CC32XX_PINMUX(64U, 6U)
 
#define MCAXR0_P64   TI_CC32XX_PINMUX(64U, 7U)
 
#define GT_CCP00_P64   TI_CC32XX_PINMUX(64U, 12U)
 

Macro Definition Documentation

◆ ANTSEL1_P29

#define ANTSEL1_P29   TI_CC32XX_PINMUX(29U, 0U)

◆ ANTSEL2_P30

#define ANTSEL2_P30   TI_CC32XX_PINMUX(30U, 0U)

◆ GPIO0_P50

#define GPIO0_P50   TI_CC32XX_PINMUX(50U, 0U)

◆ GPIO10_P1

#define GPIO10_P1   TI_CC32XX_PINMUX(1U, 0U)

◆ GPIO11_P2

#define GPIO11_P2   TI_CC32XX_PINMUX(2U, 0U)

◆ GPIO12_P3

#define GPIO12_P3   TI_CC32XX_PINMUX(3U, 0U)

◆ GPIO13_P4

#define GPIO13_P4   TI_CC32XX_PINMUX(4U, 0U)

◆ GPIO14_P5

#define GPIO14_P5   TI_CC32XX_PINMUX(5U, 0U)

◆ GPIO15_P6

#define GPIO15_P6   TI_CC32XX_PINMUX(6U, 0U)

◆ GPIO16_P7

#define GPIO16_P7   TI_CC32XX_PINMUX(7U, 0U)

◆ GPIO17_P8

#define GPIO17_P8   TI_CC32XX_PINMUX(8U, 0U)

◆ GPIO1_P55

#define GPIO1_P55   TI_CC32XX_PINMUX(55U, 0U)

◆ GPIO22_P15

#define GPIO22_P15   TI_CC32XX_PINMUX(15U, 0U)

◆ GPIO23_P16

#define GPIO23_P16   TI_CC32XX_PINMUX(16U, 0U)

◆ GPIO24_P17

#define GPIO24_P17   TI_CC32XX_PINMUX(17U, 0U)

◆ GPIO25_P21

#define GPIO25_P21   TI_CC32XX_PINMUX(21U, 0U)

◆ GPIO28_P18

#define GPIO28_P18   TI_CC32XX_PINMUX(18U, 0U)

◆ GPIO29_P20

#define GPIO29_P20   TI_CC32XX_PINMUX(20U, 0U)

◆ GPIO2_P57

#define GPIO2_P57   TI_CC32XX_PINMUX(57U, 0U)

◆ GPIO30_P53

#define GPIO30_P53   TI_CC32XX_PINMUX(53U, 0U)

◆ GPIO31_P45

#define GPIO31_P45   TI_CC32XX_PINMUX(45U, 0U)

◆ GPIO32_P52

#define GPIO32_P52   TI_CC32XX_PINMUX(52U, 0U)

◆ GPIO3_P58

#define GPIO3_P58   TI_CC32XX_PINMUX(58U, 0U)

◆ GPIO5_P59

#define GPIO5_P59   TI_CC32XX_PINMUX(59U, 0U)

◆ GPIO5_P60

#define GPIO5_P60   TI_CC32XX_PINMUX(60U, 0U)

◆ GPIO6_P61

#define GPIO6_P61   TI_CC32XX_PINMUX(61U, 0U)

◆ GPIO7_P62

#define GPIO7_P62   TI_CC32XX_PINMUX(62U, 0U)

◆ GPIO8_P63

#define GPIO8_P63   TI_CC32XX_PINMUX(63U, 0U)

◆ GPIO9_P64

#define GPIO9_P64   TI_CC32XX_PINMUX(64U, 0U)

◆ GSPI_CLK_P45

#define GSPI_CLK_P45   TI_CC32XX_PINMUX(45U, 7U)

◆ GSPI_CLK_P5

#define GSPI_CLK_P5   TI_CC32XX_PINMUX(5U, 7U)

◆ GSPI_CS_P50

#define GSPI_CS_P50   TI_CC32XX_PINMUX(50U, 9U)

◆ GSPI_CS_P8

#define GSPI_CS_P8   TI_CC32XX_PINMUX(8U, 7U)

◆ GSPI_MISO_P53

#define GSPI_MISO_P53   TI_CC32XX_PINMUX(53U, 7U)

◆ GSPI_MISO_P6

#define GSPI_MISO_P6   TI_CC32XX_PINMUX(6U, 7U)

◆ GSPI_MOSI_P52

#define GSPI_MOSI_P52   TI_CC32XX_PINMUX(52U, 8U)

◆ GSPI_MOSI_P7

#define GSPI_MOSI_P7   TI_CC32XX_PINMUX(7U, 7U)

◆ GT_CCP00_P50

#define GT_CCP00_P50   TI_CC32XX_PINMUX(50U, 7U)

◆ GT_CCP00_P64

#define GT_CCP00_P64   TI_CC32XX_PINMUX(64U, 12U)

◆ GT_CCP01_P1

#define GT_CCP01_P1   TI_CC32XX_PINMUX(1U, 12U)

◆ GT_CCP01_P55

#define GT_CCP01_P55   TI_CC32XX_PINMUX(55U, 7U)

◆ GT_CCP02_P2

#define GT_CCP02_P2   TI_CC32XX_PINMUX(2U, 12U)

◆ GT_CCP02_P57

#define GT_CCP02_P57   TI_CC32XX_PINMUX(57U, 7U)

◆ GT_CCP03_P3

#define GT_CCP03_P3   TI_CC32XX_PINMUX(3U, 12U)

◆ GT_CCP04_P15

#define GT_CCP04_P15   TI_CC32XX_PINMUX(15U, 5U)

◆ GT_CCP04_P4

#define GT_CCP04_P4   TI_CC32XX_PINMUX(4U, 12U)

◆ GT_CCP05_P5

#define GT_CCP05_P5   TI_CC32XX_PINMUX(5U, 12U)

◆ GT_CCP05_P53

#define GT_CCP05_P53   TI_CC32XX_PINMUX(53U, 4U)

◆ GT_CCP05_P60

#define GT_CCP05_P60   TI_CC32XX_PINMUX(60U, 7U)

◆ GT_CCP06_P17

#define GT_CCP06_P17   TI_CC32XX_PINMUX(17U, 4U)

◆ GT_CCP06_P6

#define GT_CCP06_P6   TI_CC32XX_PINMUX(6U, 13U)

◆ GT_CCP06_P61

#define GT_CCP06_P61   TI_CC32XX_PINMUX(61U, 7U)

◆ GT_CCP06_P63

#define GT_CCP06_P63   TI_CC32XX_PINMUX(63U, 12U)

◆ GT_CCP07_P7

#define GT_CCP07_P7   TI_CC32XX_PINMUX(7U, 13U)

◆ GT_PWM02_P21

#define GT_PWM02_P21   TI_CC32XX_PINMUX(21U, 9U)

◆ GT_PWM03_P19

#define GT_PWM03_P19   TI_CC32XX_PINMUX(19U, 8U)

◆ GT_PWM05_P64

#define GT_PWM05_P64   TI_CC32XX_PINMUX(64U, 3U)

◆ GT_PWM06_P1

#define GT_PWM06_P1   TI_CC32XX_PINMUX(1U, 3U)

◆ GT_PWM07_P2

#define GT_PWM07_P2   TI_CC32XX_PINMUX(2U, 3U)

◆ I2C_SCL_P1

#define I2C_SCL_P1   TI_CC32XX_PINMUX(1U, 1U)

◆ I2C_SCL_P16

#define I2C_SCL_P16   TI_CC32XX_PINMUX(16U, 9U)

◆ I2C_SCL_P3

#define I2C_SCL_P3   TI_CC32XX_PINMUX(3U, 5U)

◆ I2C_SCL_P5

#define I2C_SCL_P5   TI_CC32XX_PINMUX(5U, 5U)

◆ I2C_SDA_P17

#define I2C_SDA_P17   TI_CC32XX_PINMUX(17U, 9U)

◆ I2C_SDA_P2

#define I2C_SDA_P2   TI_CC32XX_PINMUX(2U, 1U)

◆ I2C_SDA_P4

#define I2C_SDA_P4   TI_CC32XX_PINMUX(4U, 5U)

◆ I2C_SDA_P6

#define I2C_SDA_P6   TI_CC32XX_PINMUX(6U, 5U)

◆ MCACLK_P3

#define MCACLK_P3   TI_CC32XX_PINMUX(3U, 3U)

◆ MCACLK_P52

#define MCACLK_P52   TI_CC32XX_PINMUX(52U, 2U)

◆ MCACLK_P53

#define MCACLK_P53   TI_CC32XX_PINMUX(53U, 2U)

◆ MCACLKX_P62

#define MCACLKX_P62   TI_CC32XX_PINMUX(62U, 13U)

◆ MCAFSX_P15

#define MCAFSX_P15   TI_CC32XX_PINMUX(15U, 7U)

◆ MCAFSX_P17

#define MCAFSX_P17   TI_CC32XX_PINMUX(17U, 6U)

◆ MCAFSX_P2

#define MCAFSX_P2   TI_CC32XX_PINMUX(2U, 13U)

◆ MCAFSX_P45

#define MCAFSX_P45   TI_CC32XX_PINMUX(45U, 12U)

◆ MCAFSX_P53

#define MCAFSX_P53   TI_CC32XX_PINMUX(53U, 3U)

◆ MCAFSX_P63

#define MCAFSX_P63   TI_CC32XX_PINMUX(63U, 7U)

◆ MCASFX_P21

#define MCASFX_P21   TI_CC32XX_PINMUX(21U, 2U)

◆ MCAXR0_P45

#define MCAXR0_P45   TI_CC32XX_PINMUX(45U, 6U)

◆ MCAXR0_P50

#define MCAXR0_P50   TI_CC32XX_PINMUX(50U, 4U)

◆ MCAXR0_P52

#define MCAXR0_P52   TI_CC32XX_PINMUX(52U, 4U)

◆ MCAXR0_P64

#define MCAXR0_P64   TI_CC32XX_PINMUX(64U, 7U)

◆ MCAXR1_P50

#define MCAXR1_P50   TI_CC32XX_PINMUX(50U, 6U)

◆ MCAXR1_P60

#define MCAXR1_P60   TI_CC32XX_PINMUX(60U, 6U)

◆ PCLK_P55

#define PCLK_P55   TI_CC32XX_PINMUX(55U, 4U)

◆ PDATA10_P7

#define PDATA10_P7   TI_CC32XX_PINMUX(7U, 4U)

◆ PDATA11_P8

#define PDATA11_P8   TI_CC32XX_PINMUX(8U, 4U)

◆ PDATA4_P61

#define PDATA4_P61   TI_CC32XX_PINMUX(61U, 4U)

◆ PDATA5_P60

#define PDATA5_P60   TI_CC32XX_PINMUX(60U, 4U)

◆ PDATA6_P59

#define PDATA6_P59   TI_CC32XX_PINMUX(59U, 4U)

◆ PDATA7_P58

#define PDATA7_P58   TI_CC32XX_PINMUX(58U, 7U)

◆ PDATA8_P5

#define PDATA8_P5   TI_CC32XX_PINMUX(5U, 4U)

◆ PDATA9_P6

#define PDATA9_P6   TI_CC32XX_PINMUX(6U, 4U)

◆ PHS_P4

#define PHS_P4   TI_CC32XX_PINMUX(4U, 4U)

◆ PVS_P3

#define PVS_P3   TI_CC32XX_PINMUX(3U, 4U)

◆ PWM0_P17

#define PWM0_P17   TI_CC32XX_PINMUX(17U, 5U)

◆ PXCLK_P2

#define PXCLK_P2   TI_CC32XX_PINMUX(2U, 4U)

◆ SDCARD_CLK_P1

#define SDCARD_CLK_P1   TI_CC32XX_PINMUX(1U, 6U)

◆ SDCARD_CLK_P7

#define SDCARD_CLK_P7   TI_CC32XX_PINMUX(7U, 8U)

◆ SDCARD_CMD_P2

#define SDCARD_CMD_P2   TI_CC32XX_PINMUX(2U, 6U)

◆ SDCARD_CMD_P8

#define SDCARD_CMD_P8   TI_CC32XX_PINMUX(8U, 8U)

◆ SDCARD_DATA3_P6

#define SDCARD_DATA3_P6   TI_CC32XX_PINMUX(6U, 8U)

◆ SDCARD_DATA_P64

#define SDCARD_DATA_P64   TI_CC32XX_PINMUX(64U, 6U)

◆ SDCARD_IRQ_P63

#define SDCARD_IRQ_P63   TI_CC32XX_PINMUX(63U, 6U)

◆ TCK_P19

#define TCK_P19   TI_CC32XX_PINMUX(19U, 1U)

◆ TDI_P16

#define TDI_P16   TI_CC32XX_PINMUX(16U, 1U)

◆ TDO_P17

#define TDO_P17   TI_CC32XX_PINMUX(17U, 1U)

◆ TI_CC32XX_MUX_MSK

#define TI_CC32XX_MUX_MSK   0xFU

◆ TI_CC32XX_MUX_POS

#define TI_CC32XX_MUX_POS   0U

◆ TI_CC32XX_PIN_MSK

#define TI_CC32XX_PIN_MSK   0x3FU

◆ TI_CC32XX_PIN_POS

#define TI_CC32XX_PIN_POS   16U

◆ TI_CC32XX_PINMUX

#define TI_CC32XX_PINMUX (   pin,
  mux 
)
Value:
#define TI_CC32XX_MUX_MSK
Definition: ti-cc32xx-pinctrl.h:33
#define TI_CC32XX_PIN_MSK
Definition: ti-cc32xx-pinctrl.h:31
#define TI_CC32XX_MUX_POS
Definition: ti-cc32xx-pinctrl.h:34
#define TI_CC32XX_PIN_POS
Definition: ti-cc32xx-pinctrl.h:32

Utility macro to build TI CC32XX pinmux property entry.

Parameters
pinPin
muxMultiplexer choice

◆ TMS_P20

#define TMS_P20   TI_CC32XX_PINMUX(20U, 1U)

◆ UART0_CTS_P61

#define UART0_CTS_P61   TI_CC32XX_PINMUX(61U, 6U)

◆ UART0_CTSN_P50

#define UART0_CTSN_P50   TI_CC32XX_PINMUX(50U, 12U)

◆ UART0_RTS_P50

#define UART0_RTS_P50   TI_CC32XX_PINMUX(50U, 3U)

◆ UART0_RTS_P52

#define UART0_RTS_P52   TI_CC32XX_PINMUX(52U, 6U)

◆ UART0_RTS_P61

#define UART0_RTS_P61   TI_CC32XX_PINMUX(61U, 5U)

◆ UART0_RTS_P62

#define UART0_RTS_P62   TI_CC32XX_PINMUX(62U, 10U)

◆ UART0_RX_P4

#define UART0_RX_P4   TI_CC32XX_PINMUX(4U, 7U)

◆ UART0_RX_P45

#define UART0_RX_P45   TI_CC32XX_PINMUX(45U, 9U)

◆ UART0_RX_P57

#define UART0_RX_P57   TI_CC32XX_PINMUX(57U, 3U)

◆ UART0_TX_P3

#define UART0_TX_P3   TI_CC32XX_PINMUX(3U, 7U)

◆ UART0_TX_P53

#define UART0_TX_P53   TI_CC32XX_PINMUX(53U, 9U)

◆ UART0_TX_P55

#define UART0_TX_P55   TI_CC32XX_PINMUX(55U, 3U)

◆ UART0_TX_P62

#define UART0_TX_P62   TI_CC32XX_PINMUX(62U, 11U)

◆ UART1_CTS_P61

#define UART1_CTS_P61   TI_CC32XX_PINMUX(61U, 3U)

◆ UART1_RTS_P50

#define UART1_RTS_P50   TI_CC32XX_PINMUX(50U, 10U)

◆ UART1_RTS_P62

#define UART1_RTS_P62   TI_CC32XX_PINMUX(62U, 3U)

◆ UART1_RX_P17

#define UART1_RX_P17   TI_CC32XX_PINMUX(17U, 2U)

◆ UART1_RX_P2

#define UART1_RX_P2   TI_CC32XX_PINMUX(2U, 7U)

◆ UART1_RX_P45

#define UART1_RX_P45   TI_CC32XX_PINMUX(45U, 2U)

◆ UART1_RX_P57

#define UART1_RX_P57   TI_CC32XX_PINMUX(57U, 6U)

◆ UART1_RX_P59

#define UART1_RX_P59   TI_CC32XX_PINMUX(59U, 6U)

◆ UART1_RX_P8

#define UART1_RX_P8   TI_CC32XX_PINMUX(8U, 5U)

◆ UART1_TX_P1

#define UART1_TX_P1   TI_CC32XX_PINMUX(1U, 7U)

◆ UART1_TX_P16

#define UART1_TX_P16   TI_CC32XX_PINMUX(16U, 2U)

◆ UART1_TX_P55

#define UART1_TX_P55   TI_CC32XX_PINMUX(55U, 6U)

◆ UART1_TX_P58

#define UART1_TX_P58   TI_CC32XX_PINMUX(58U, 6U)

◆ UART1_TX_P7

#define UART1_TX_P7   TI_CC32XX_PINMUX(7U, 5U)