Zephyr API Documentation  3.6.99
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
mcux_lpc_syscon_clock.h File Reference

Go to the source code of this file.

Macros

#define MCUX_LPC_CLK_ID(high, low)   ((high << 8) | (low))
 
#define MCUX_CTIMER0_CLK   0
 
#define MCUX_CTIMER1_CLK   1
 
#define MCUX_CTIMER2_CLK   2
 
#define MCUX_CTIMER3_CLK   3
 
#define MCUX_CTIMER4_CLK   4
 
#define MCUX_FLEXCOMM0_CLK   MCUX_LPC_CLK_ID(0x01, 0x00)
 
#define MCUX_FLEXCOMM1_CLK   MCUX_LPC_CLK_ID(0x01, 0x01)
 
#define MCUX_FLEXCOMM2_CLK   MCUX_LPC_CLK_ID(0x01, 0x02)
 
#define MCUX_FLEXCOMM3_CLK   MCUX_LPC_CLK_ID(0x01, 0x03)
 
#define MCUX_FLEXCOMM4_CLK   MCUX_LPC_CLK_ID(0x01, 0x04)
 
#define MCUX_FLEXCOMM5_CLK   MCUX_LPC_CLK_ID(0x01, 0x05)
 
#define MCUX_FLEXCOMM6_CLK   MCUX_LPC_CLK_ID(0x01, 0x06)
 
#define MCUX_FLEXCOMM7_CLK   MCUX_LPC_CLK_ID(0x01, 0x07)
 
#define MCUX_FLEXCOMM8_CLK   MCUX_LPC_CLK_ID(0x01, 0x08)
 
#define MCUX_FLEXCOMM9_CLK   MCUX_LPC_CLK_ID(0x01, 0x09)
 
#define MCUX_FLEXCOMM10_CLK   MCUX_LPC_CLK_ID(0x01, 0x0A)
 
#define MCUX_FLEXCOMM11_CLK   MCUX_LPC_CLK_ID(0x01, 0x0B)
 
#define MCUX_FLEXCOMM12_CLK   MCUX_LPC_CLK_ID(0x01, 0x0C)
 
#define MCUX_FLEXCOMM13_CLK   MCUX_LPC_CLK_ID(0x01, 0x0D)
 
#define MCUX_HS_SPI_CLK   MCUX_LPC_CLK_ID(0x01, 0x0E)
 
#define MCUX_FLEXCOMM14_CLK   MCUX_HS_SPI_CLK
 
#define MCUX_PMIC_I2C_CLK   MCUX_LPC_CLK_ID(0x01, 0x0F)
 
#define MCUX_HS_SPI1_CLK   MCUX_LPC_CLK_ID(0x01, 0x10)
 
#define MCUX_USDHC1_CLK   MCUX_LPC_CLK_ID(0x02, 0x00)
 
#define MCUX_USDHC2_CLK   MCUX_LPC_CLK_ID(0x02, 0x01)
 
#define MCUX_MCAN_CLK   MCUX_LPC_CLK_ID(0x03, 0x00)
 
#define MCUX_BUS_CLK   MCUX_LPC_CLK_ID(0x04, 0x00)
 
#define MCUX_SDIF_CLK   MCUX_LPC_CLK_ID(0x05, 0x00)
 
#define MCUX_I3C_CLK   MCUX_LPC_CLK_ID(0x06, 0x00)
 
#define MCUX_MIPI_DSI_DPHY_CLK   MCUX_LPC_CLK_ID(0x07, 0x00)
 
#define MCUX_MIPI_DSI_ESC_CLK   MCUX_LPC_CLK_ID(0x07, 0x01)
 
#define MCUX_LCDIF_PIXEL_CLK   MCUX_LPC_CLK_ID(0x08, 0x00)
 
#define MCUX_SCTIMER_CLK   MCUX_LPC_CLK_ID(0x09, 0x00)
 
#define MCUX_DMIC_CLK   MCUX_LPC_CLK_ID(0x0A, 0x00)
 
#define MCUX_FLEXSPI_CLK   MCUX_LPC_CLK_ID(0x0A, 0x00)
 
#define MCUX_FLEXSPI2_CLK   MCUX_LPC_CLK_ID(0x0A, 0x01)
 
#define MCUX_MRT_CLK   MCUX_LPC_CLK_ID(0x0B, 0x00)
 
#define MCUX_FREEMRT_CLK   MCUX_LPC_CLK_ID(0x0B, 0x01)
 
#define MCUX_PORT0_CLK   MCUX_LPC_CLK_ID(0x0C, 0x00)
 
#define MCUX_PORT1_CLK   MCUX_LPC_CLK_ID(0x0C, 0x01)
 
#define MCUX_PORT2_CLK   MCUX_LPC_CLK_ID(0x0C, 0x02)
 
#define MCUX_PORT3_CLK   MCUX_LPC_CLK_ID(0x0C, 0x03)
 
#define MCUX_PORT4_CLK   MCUX_LPC_CLK_ID(0x0C, 0x04)
 
#define MCUX_PORT5_CLK   MCUX_LPC_CLK_ID(0x0C, 0x05)
 
#define MCUX_ENET_QOS_CLK   MCUX_LPC_CLK_ID(0x0D, 0x00)
 
#define MCUX_LCDIC_CLK   MCUX_LPC_CLK_ID(0x0E, 0x00)
 
#define MCUX_LPADC1_CLK   MCUX_LPC_CLK_ID(0x0F, 0x00)
 
#define MCUX_LPADC2_CLK   MCUX_LPC_CLK_ID(0x0F, 0x01)
 

Macro Definition Documentation

◆ MCUX_BUS_CLK

#define MCUX_BUS_CLK   MCUX_LPC_CLK_ID(0x04, 0x00)

◆ MCUX_CTIMER0_CLK

#define MCUX_CTIMER0_CLK   0

◆ MCUX_CTIMER1_CLK

#define MCUX_CTIMER1_CLK   1

◆ MCUX_CTIMER2_CLK

#define MCUX_CTIMER2_CLK   2

◆ MCUX_CTIMER3_CLK

#define MCUX_CTIMER3_CLK   3

◆ MCUX_CTIMER4_CLK

#define MCUX_CTIMER4_CLK   4

◆ MCUX_DMIC_CLK

#define MCUX_DMIC_CLK   MCUX_LPC_CLK_ID(0x0A, 0x00)

◆ MCUX_ENET_QOS_CLK

#define MCUX_ENET_QOS_CLK   MCUX_LPC_CLK_ID(0x0D, 0x00)

◆ MCUX_FLEXCOMM0_CLK

#define MCUX_FLEXCOMM0_CLK   MCUX_LPC_CLK_ID(0x01, 0x00)

◆ MCUX_FLEXCOMM10_CLK

#define MCUX_FLEXCOMM10_CLK   MCUX_LPC_CLK_ID(0x01, 0x0A)

◆ MCUX_FLEXCOMM11_CLK

#define MCUX_FLEXCOMM11_CLK   MCUX_LPC_CLK_ID(0x01, 0x0B)

◆ MCUX_FLEXCOMM12_CLK

#define MCUX_FLEXCOMM12_CLK   MCUX_LPC_CLK_ID(0x01, 0x0C)

◆ MCUX_FLEXCOMM13_CLK

#define MCUX_FLEXCOMM13_CLK   MCUX_LPC_CLK_ID(0x01, 0x0D)

◆ MCUX_FLEXCOMM14_CLK

#define MCUX_FLEXCOMM14_CLK   MCUX_HS_SPI_CLK

◆ MCUX_FLEXCOMM1_CLK

#define MCUX_FLEXCOMM1_CLK   MCUX_LPC_CLK_ID(0x01, 0x01)

◆ MCUX_FLEXCOMM2_CLK

#define MCUX_FLEXCOMM2_CLK   MCUX_LPC_CLK_ID(0x01, 0x02)

◆ MCUX_FLEXCOMM3_CLK

#define MCUX_FLEXCOMM3_CLK   MCUX_LPC_CLK_ID(0x01, 0x03)

◆ MCUX_FLEXCOMM4_CLK

#define MCUX_FLEXCOMM4_CLK   MCUX_LPC_CLK_ID(0x01, 0x04)

◆ MCUX_FLEXCOMM5_CLK

#define MCUX_FLEXCOMM5_CLK   MCUX_LPC_CLK_ID(0x01, 0x05)

◆ MCUX_FLEXCOMM6_CLK

#define MCUX_FLEXCOMM6_CLK   MCUX_LPC_CLK_ID(0x01, 0x06)

◆ MCUX_FLEXCOMM7_CLK

#define MCUX_FLEXCOMM7_CLK   MCUX_LPC_CLK_ID(0x01, 0x07)

◆ MCUX_FLEXCOMM8_CLK

#define MCUX_FLEXCOMM8_CLK   MCUX_LPC_CLK_ID(0x01, 0x08)

◆ MCUX_FLEXCOMM9_CLK

#define MCUX_FLEXCOMM9_CLK   MCUX_LPC_CLK_ID(0x01, 0x09)

◆ MCUX_FLEXSPI2_CLK

#define MCUX_FLEXSPI2_CLK   MCUX_LPC_CLK_ID(0x0A, 0x01)

◆ MCUX_FLEXSPI_CLK

#define MCUX_FLEXSPI_CLK   MCUX_LPC_CLK_ID(0x0A, 0x00)

◆ MCUX_FREEMRT_CLK

#define MCUX_FREEMRT_CLK   MCUX_LPC_CLK_ID(0x0B, 0x01)

◆ MCUX_HS_SPI1_CLK

#define MCUX_HS_SPI1_CLK   MCUX_LPC_CLK_ID(0x01, 0x10)

◆ MCUX_HS_SPI_CLK

#define MCUX_HS_SPI_CLK   MCUX_LPC_CLK_ID(0x01, 0x0E)

◆ MCUX_I3C_CLK

#define MCUX_I3C_CLK   MCUX_LPC_CLK_ID(0x06, 0x00)

◆ MCUX_LCDIC_CLK

#define MCUX_LCDIC_CLK   MCUX_LPC_CLK_ID(0x0E, 0x00)

◆ MCUX_LCDIF_PIXEL_CLK

#define MCUX_LCDIF_PIXEL_CLK   MCUX_LPC_CLK_ID(0x08, 0x00)

◆ MCUX_LPADC1_CLK

#define MCUX_LPADC1_CLK   MCUX_LPC_CLK_ID(0x0F, 0x00)

◆ MCUX_LPADC2_CLK

#define MCUX_LPADC2_CLK   MCUX_LPC_CLK_ID(0x0F, 0x01)

◆ MCUX_LPC_CLK_ID

#define MCUX_LPC_CLK_ID (   high,
  low 
)    ((high << 8) | (low))

◆ MCUX_MCAN_CLK

#define MCUX_MCAN_CLK   MCUX_LPC_CLK_ID(0x03, 0x00)

◆ MCUX_MIPI_DSI_DPHY_CLK

#define MCUX_MIPI_DSI_DPHY_CLK   MCUX_LPC_CLK_ID(0x07, 0x00)

◆ MCUX_MIPI_DSI_ESC_CLK

#define MCUX_MIPI_DSI_ESC_CLK   MCUX_LPC_CLK_ID(0x07, 0x01)

◆ MCUX_MRT_CLK

#define MCUX_MRT_CLK   MCUX_LPC_CLK_ID(0x0B, 0x00)

◆ MCUX_PMIC_I2C_CLK

#define MCUX_PMIC_I2C_CLK   MCUX_LPC_CLK_ID(0x01, 0x0F)

◆ MCUX_PORT0_CLK

#define MCUX_PORT0_CLK   MCUX_LPC_CLK_ID(0x0C, 0x00)

◆ MCUX_PORT1_CLK

#define MCUX_PORT1_CLK   MCUX_LPC_CLK_ID(0x0C, 0x01)

◆ MCUX_PORT2_CLK

#define MCUX_PORT2_CLK   MCUX_LPC_CLK_ID(0x0C, 0x02)

◆ MCUX_PORT3_CLK

#define MCUX_PORT3_CLK   MCUX_LPC_CLK_ID(0x0C, 0x03)

◆ MCUX_PORT4_CLK

#define MCUX_PORT4_CLK   MCUX_LPC_CLK_ID(0x0C, 0x04)

◆ MCUX_PORT5_CLK

#define MCUX_PORT5_CLK   MCUX_LPC_CLK_ID(0x0C, 0x05)

◆ MCUX_SCTIMER_CLK

#define MCUX_SCTIMER_CLK   MCUX_LPC_CLK_ID(0x09, 0x00)

◆ MCUX_SDIF_CLK

#define MCUX_SDIF_CLK   MCUX_LPC_CLK_ID(0x05, 0x00)

◆ MCUX_USDHC1_CLK

#define MCUX_USDHC1_CLK   MCUX_LPC_CLK_ID(0x02, 0x00)

◆ MCUX_USDHC2_CLK

#define MCUX_USDHC2_CLK   MCUX_LPC_CLK_ID(0x02, 0x01)